Compartir
Manual de Vhdl: Síntesis Lógica Para Plds
Javier García Zubía
(Autor)
·
Universidad De Deusto
· Tapa Blanda
Manual de Vhdl: Síntesis Lógica Para Plds - Javier García Zubía
S/ 136,50
S/ 227,50
Ahorras: S/ 91,00
Elige la lista en la que quieres agregar tu producto o crea una nueva lista
✓ Producto agregado correctamente a la lista de deseos.
Ir a Mis Listas
Origen: Argentina
(Costos de importación incluídos en el precio)
Se enviará desde nuestra bodega entre el
Martes 14 de Mayo y el
Martes 28 de Mayo.
Lo recibirás en cualquier lugar de Perú entre 2 y 5 días hábiles luego del envío.
Reseña del libro "Manual de Vhdl: Síntesis Lógica Para Plds"
El lector tiene un libro que le enseñará de una forma práctica a utilizar el VHDL y a implementar estos diseños en CPLDs y FPGAs de la empresa Xilinx. El desarrollo del libro tie ne como hilo conductor a los ejercicios, cuyos planteamientos dan pie a un uso cada vez más potente del VHDL.
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
Respuesta:
Todos los libros de nuestro catálogo son Originales.
Respuesta:
El libro está escrito en Español.
Respuesta:
La encuadernación de esta edición es Tapa Blanda.
✓ Producto agregado correctamente al carro, Ir a Pagar.
